

## EP0703619

### Publication Title:

Method for fabricating a three dimensional integrated circuit for a higher system gain achievement


### Abstract:

#### Abstract of EP0703619

The method involves preparing a first substrate (1) 121a contg. one or more preprocessed component planes (3) on a first side with independent adjacent components or circuits in several component planes forming a component stack. The components, circuits and stacks of the first substrate are functionally tested to distinguish functional ones from non-functional ones. The first substrate is connected to an auxiliary substrate (8) on the first side and then thinned or removed on the opposite side. The auxiliary substrate with the connected components is divided into individual chips, each contg. functional or non-functional components, stacks or circuits. A carrier substrate (9) is prepared and chips carrying functioning items applied adjacent to each other with some adjustment. The auxiliary substrate is then removed and at least one further component plane is applied to those on the carrier substrate.

Data supplied from the esp@cenet database - Worldwide

-----  
Courtesy of <http://v3.espacenet.com>



Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 0 703 619 A1

(12) **EUROPÄISCHE PATENTANMELDUNG**

(43) Veröffentlichungstag:  
27.03.1996 Patentblatt 1996/13

(51) Int. Cl.<sup>6</sup>: H01L 25/065, H01L 21/98

(21) Anmeldenummer: 95113435.2

(22) Anmeldetag: 26.08.1995

(84) Benannte Vertragsstaaten:  
DE FR GB IE IT

(30) Priorität: 22.09.1994 DE 4433833

(71) Anmelder: FRAUNHOFER-GESELLSCHAFT ZUR  
FÖRDERUNG DER  
ANGEWANDTEN FORSCHUNG E.V.  
D-80636 München (DE)

(72) Erfinder:

- Ramm, Peter, Dr.  
D-85276 Pfaffenhofen (DE)
- Buchner, Reinhold, Dipl.-Phys.  
D-85774 Unterföhring (DE)

(54) **Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten**

(57) Die Erfindung betrifft ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten.

Beim Zusammenfügen von Substraten, die eine Vielzahl von identischen Bausteinen, den sog. Chips, enthalten, ergibt sich die resultierende Ausbeute eines mehrlagigen Systems aus dem Produkt der Einzelausbeuten. Dies führt dazu, daß die Ausbeute eines mehrere Bauelementeebenen umfassenden Systems nach den bekannten Verfahren drastisch abnimmt.

Beim erfindungsgemäßen Verfahren wird zum Aufbau eines mehrere Bauelementeebenen umfassenden Systems ein zusätzliches Trägersubstrat verwendet, das keine Bauelementestrukturen enthält. Ein fertig prozes-

siertes Substrat wird zunächst einem Funktionstest unterzogen, mit dem die intakten Chips des Substrates selektiert werden. Anschließend wird dieses Substrat mit einem Hilfssubstrat verbunden, von der Rückseite her gedünnt und in einzelne Chips zerlegt. Dann werden die selektierten, intakten Chips nebeneinander auf das Trägersubstrat aufgebracht. Nach Entfernen des Hilfssubstrates können weitere Bauelementeebenen in der gleichen Weise aufgebracht werden.

Mit dem erfindungsgemäßen Verfahren werden die Ausbeute bei der Herstellung dreidimensionaler integrierter Schaltungen deutlich gesteigert und die Herstellungskosten gesenkt.




Fig. 7

EP 0 703 619 A1

## Beschreibung

Die Erfindung betrifft ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten. Unter dreidimensionaler Integration versteht man die vertikale Verbindung von Bauelementen, die mittels Planartechnik hergestellt wurden. Die Vorteile eines dreidimensional integrierten mikroelektronischen Systems sind u.a. die bei gleichen Designregeln erreichbaren höheren Packungsdichten und Schaltgeschwindigkeiten gegenüber zweidimensionalen Systemen. Letzteres ist zum einen bedingt durch kürzere Leitungswege zwischen den einzelnen Bauelementen oder Schaltungen, zum anderen durch die Möglichkeit der parallelen Informationsverarbeitung. Die Steigerung der Leistungsfähigkeit des Systems ist bei Realisierung einer Verbindungstechnik mit örtlich frei wählbaren höchstintegrierbaren vertikalen Kontakten optimal.

Zur Herstellung dreidimensionaler Schaltungsanordnungen mit frei wählbaren vertikalen Kontakten sind folgende Verfahren bekannt:

Y. Akasaka, Proc. IEEE 74 (1986) 1703, schlägt vor, auf eine fertig prozessierte Bauelementeschicht polykristallines Silizium abzuscheiden und zu rekristallisieren, so daß in der rekristallisierten Schicht weitere Bauelemente gefertigt werden können. Nachteile dieser Methode sind die ausbeutereduzierende Degradation der Bauelemente in der unteren Ebene durch die hohe thermische Belastung beim Rekristallisierungsprozeß, sowie die notwendigerweise serielle Prozessierung des Gesamtsystems. Letzteres bedingt zum einen entsprechend lange Durchlaufzeiten bei der Fertigung und hat zum anderen eine Ausbeuteminderung durch Aufsummierung der prozeßbedingten Ausfälle zur Folge. Beides erhöht die Fertigungskosten beträchtlich gegenüber einer Prozessierung der einzelnen Ebenen getrennt voneinander in verschiedenen Substraten.

Aus Y. Hayashi et al., Proc. 8th Int. Workshop on Future Electron Devices, 1990, p. 85, ist es bekannt, zunächst die einzelnen Bauelementeebenen getrennt voneinander in verschiedenen Substraten herzustellen. Anschließend werden die Substrate auf wenige Mikrometer gedünnt, mit Vorder- und Rückseitenkontakten versehen und mittels eines Bondverfahrens vertikal verbunden. Für die Bereitstellung der Vorder- und Rückseitenkontakte sind jedoch Sonderprozesse notwendig, die in der Standard-Halbleiterfertigung (CMOS) nicht vorgesehen sind, nämlich MOS-inkompatible Materialien (z.B. Gold) und Rückseitenstrukturierung des Substrates.

Die US 4,939,568 beschreibt ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltungsstruktur durch Stapelung einzelner ICs zu einem Einzelchipstapel auf einem Trägersubstrat. Hierzu wird zunächst ein Substrat mit fertigprozessierten ICs in einzelne Chips unterteilt, womit die Prozessierung auf Waferebene beendet ist. Die Chips werden getestet, und ein erster einzelner Chip wird mittels Thermokompres-

sion auf ein Trägersubstrat aufgebracht. Nach diesem Schritt wird ein weiterer Chip in der gleichen Weise auf den ersten Chip aufgebracht. Es wird somit zunächst ein erster Chipstapel fertiggestellt, bevor mit der Herstellung eines weiteren Chipstapels auf einem anderen Trägersubstrat begonnen wird. Eine Weiterprozessierung der Chipstapel auf Waferebene ist mit diesem Verfahren daher nicht möglich.

Ein wesentlicher Nachteil der bisher genannten Verfahren ist dadurch bedingt, daß die in der Siliziumtechnologie zur Verfügung stehenden Geräte nur eine Bearbeitung (Prozessierung) von scheibenförmigen Substraten, den sog. Wafern, zulassen. Eine Prozessierung davon verschiedener Substrate, insbesondere von einzelnen Chips, ist nur in experimentellen Versuchsanlagen möglich, jedoch nicht im Rahmen einer industriellen Fertigung mit den geforderten hohen Ausbeuten.

Die US 4,954,875 beschreibt ein Verfahren zur dreidimensionalen Integration durch Stapelung einzelner Wafer, bei dem die Verbindung der einzelnen Bauelementeebenen über besonders geformte Vias hergestellt wird. Beim Zusammenfügen von Substraten, die eine Vielzahl von identischen Bausteinen, den sog. Chips, enthalten, ergibt sich die resultierende Ausbeute eines mehrlagigen Systems aus dem Produkt der Einzelausbeuten. Dies führt dazu, daß die Ausbeute eines mehrer Bauelementeebenen umfassenden Systems, wie das der US 4,954,875 nach den bekannten Verfahren drastisch abnimmt. So erhält man bei einer Ausbeute einer Einzelebene von 80 % bei einem Gesamtsystem aus 10 Ebenen nur mehr eine resultierende Gesamtausbeute von etwa 10 %, womit ein derartiges System unwirtschaftlich wird und der Einsatz dieser Technik auf wenige spezielle Einsatzfelder beschränkt wird. Die Ausbeute eines Bauelementesubstrates hängt dabei auch von der Art der Schaltungen und des verwendeten Herstellungsprozesses ab. So erzielt man z.B. in der Fertigung von Speicherbausteinen sehr hohe Ausbeuten, während bei Logikbausteinen, wie Mikroprozessoren, eine deutlich geringere Ausbeute erreicht wird. Insbesondere wenn mehrere Arten solcher Schaltungen übereinandergestapelt werden, wird damit die Gesamtausbeute überproportional durch die Schaltungsart mit der geringsten Ausbeute bestimmt.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung anzugeben, mit dem unter Verwendung der üblichen industriellen Standardausrüstung auf Waferebene eine deutliche Ausbeutesteigerung gegenüber bisher bekannten Verfahren erzielt wird.

Diese Aufgabe wird erfindungsgemäß mit dem Verfahren nach Anspruch 1 gelöst. Besondere Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche.

In dem erfindungsgemäßen Verfahren wird zum Aufbau eines mehrer Bauelementeebenen umfassenden Systems ein zusätzliches Trägersubstrat verwendet, das keine Bauelementestrukturen enthält. Ein fertig prozessiertes Substrat, das Schaltungsstrukturen und Metalli-

sierungsebenen umfaßt, wird einem Funktionstest unterzogen, mit dem die intakten Chips des Substrates selektiert werden. Anschließend wird dieses Substrat mit einem Hilfssubstrat verbunden, von der Rückseite her gedünnt und in einzelne Chips zerlegt. Statt des Dün-  
 5 nens des Substrates bis nahe an die Bauelementestrukturen heran kann auch im Falle eines SOI-Substrates der Substratbereich unterhalb der Oxidschicht entfernt werden. Dann werden selektierte, intakte Chips mit dem Trägersubstrat, beispielsweise über eine Haftschrift,  
 10 verbunden, wobei die Anordnung der Einzelchips nebeneinander in einem vorgegebenen Schema erfolgt. Die Chips werden somit auf dem Trägersubstrat zu einer neuen Chipebene zusammengesetzt. Auf diese Weise wird ein Wafer bereitgestellt, der in der Bauelementebene nur intakte Bauelemente und Schaltkreise enthält. Schließlich wird das (zerteilte) Hilfssubstrat entfernt.

Da auf dem Trägersubstrat nun einzelne Chips aufgebracht worden sind, ist keine zusammenhängende Oberfläche mehr vorhanden (Gräben zwischen den Chips), so daß bestimmte Prozeßschritte, insbesondere Photolithographiemodule, nicht mehr mit hoher Ausbeute durchgeführt werden können. Deshalb wird nun vorzugsweise ein Planarisierungsschritt eingefügt  
 20 (Anspruch 9). Danach kann das Substrat, das in der Bauelementebene nur noch getestete und funktionsfähige Chips enthält, in gängigen Fertigungsanlagen weiter verarbeitet werden.

Die Planarisierung kann mit verschiedenen Verfahren durchgeführt werden. Dabei wird zuerst eine Isolationschicht, wie z. B. Spin-on-Glas oder ein CVD - Oxid, aufgebracht, um die Gräben aufzufüllen. Anschließend wird die Oberfläche eingeebnet, was durch Rückätzen, mechanisches oder chemomechanisches Schleifen  
 30 erfolgt.

Weitere Prozesse, die nicht auf Chipebene realisierbar sind, können nun nach dem Planarisierungsschritt problemlos an dem Trägersubstrat mit vorselektierten Chips durchgeführt werden.

Nach Fertigstellung der ersten Bauelementebene wird eine weitere Bauelementebene z.B. in der gleichen Weise chipweise aufgebracht und die Oberfläche planarisiert (Anspruch 2).

Anschließend wird z.B. über Vialöcher (Anspruch 10),  
 45 die bereits bei der Prozessierung der Einzelsubstrate in die Chips eingebracht wurden und nun bis zu einer Metallisierungsebene der darunterliegenden Bauelementebene durchgeätzt werden, die elektrische Verbindung zwischen je einer Metallisierung der oberen und der unteren Bauelementebene hergestellt. Dabei wird die Photomaske zur Strukturierung auf jeden einzelnen Chip über Justierstrukturen separat justiert, um etwaige Maßabweichungen durch das Aufbringen der einzelnen  
 50 Chips auszugleichen und eine hohe Justiergenauigkeit zu erreichen.

Soll zusätzlich eine weitere Bauelementebene aufgebracht werden (Anspruch 3), so wird der vorhandene Teilstapel (d.h. das ursprüngliche Trägersubstrat mit

sämtlichen bisher aufgetragenen Bauelementeebenen) auf seine Funktionsweise getestet, mit einem Hilfssubstrat versehen, das ursprüngliche Trägersubstrat entfernt, und das Hilfssubstrat mit den Bauelementeebenen in Chips vereinzelt. Die funktionsfähigen Chips werden  
 5 über eine Haftschrift mit einem neuen Trägersubstrat verbunden, die Hilfssubstrate entfernt und eine Planarisierung der Oberfläche durchgeführt. Dann wird in gleicher Weise eine weitere Bauelementebene chipweise  
 10 aufgebracht, die Oberfläche planarisiert und die elektrische Verbindung hergestellt.

Die Anzahl der Ebenen, die aufgebracht werden, ist bei diesem Verfahren nicht beschränkt. Außerdem kann nicht nur eine Einzelebene, sondern auch ein bereits aus  
 15 mehreren Ebenen bestehender Teilstapel chipweise aufgebracht werden.

Als Substrate sind monokristalline Siliziumsubstrate, SOI - Substrate oder Substrate verschiedener Technologiefamilien, wie z.B. III - V - Halbleiter geeignet. Als Trägersubstrat sind neben mono- oder polykristallinen Siliziumsubstraten, die mit einer Isolationschicht, wie z.B. Siliziumoxid, versehen sein können, auch andere Materialien verwendbar, die zu Halbleiterprozessen kompatibel sind, wie z.B. Quarz- oder Glassubstrate.  
 25 Von Vorteil ist es dabei, wenn die thermischen Ausdehnungskoeffizienten von Trägersubstrat und Bauelementesubstrat angepaßt sind, um mechanische Spannungen aufgrund von durch Prozeßschritte bedingte Temperaturzyklen gering zu halten. Da die verwendeten Bauelementesubstrate bereits Metallisierungsebenen umfassen, die üblicherweise Aluminium oder eine Aluminiumlegierung enthalten, sind die nachfolgenden Prozeßschritte in der Regel auf maximale Temperaturen von etwa 400°C beschränkt. Zusätzlich  
 30 kann die Haftschrift als Pufferschicht zum Abbau von mechanischem Streß oder als Passivierungsschicht (Anspruch 7) fungieren. Weiterhin kann die Haftschrift eine Planarisierung der Oberfläche bewirken (Anspruch 8). Als Haftschrift kann dabei ein organisches Material, wie z.B. Polyimid oder Photolack verwendet werden.  
 40

Insgesamt werden bei diesem Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung nur bekannte und eingeführte Verfahrensschritte verwendet, so daß keine neuen Prozesse entwickelt werden müssen.

Das erfindungsgemäße Verfahren eignet sich hervorragend zum Aufbau von mehrlagigen Systemen. Da beim dem Verfahren nur vorgetestete Elemente verwendet und nur funktionsfähige Teilstapel weiter verarbeitet werden, wird vermieden, daß funktionsfähige Chips auf bereits defekte Bauelementestapel aufgebracht und damit wertlos werden. Dadurch erhöht sich in vorteilhafter Weise die Gesamtausbeute des Systems, so daß eine deutliche Kostenreduktion zu erzielen ist.

Im folgenden wird die Erfindung anhand der Zeichnungen und eines Ausführungsbeispiels näher erläutert.

Dabei zeigen:

- Fig. 1 ein erstes Bauelementesubstrat mit Schaltungsstrukturen und Metallisierungsebenen,
- Fig. 2 das erste Bauelementesubstrat mit Haftschrift und Hilfssubstrat,
- Fig. 3 ein Trägersubstrat mit Haftschrift,
- Fig. 4 ein Trägersubstrat mit einer chipweise aufgetragenen ersten Bauelementeebene nach Planarisierung der Oberfläche,
- Fig. 5 ein zweites Bauelementesubstrat mit Schaltungsstrukturen und Metallisierungsebenen,
- Fig. 6 ein Trägersubstrat mit zwei chipweise aufgetragenen Bauelementeebenen nach Planarisierung der Oberfläche,
- Fig. 7 ein Trägersubstrat mit zwei vertikal verbundenen Bauelementeebenen,
- Fig. 8 ein Hilfssubstrat mit zwei vertikal verbundenen Bauelementeebenen nach Entfernen des Trägersubstrates,
- Fig. 9 ein Trägersubstrat mit zwei chipweise aufgetragenen Bauelementestapeln aus zwei Bauelementeebenen mit den Hilfssubstraten, und
- Fig. 10 ein Trägersubstrat mit zwei chipweise aufgetragenen Bauelementestapeln aus zwei Bauelementeebenen nach Planarisierung der Oberfläche.

Ein erstes Bauelementesubstrat 1 aus z.B. monokristallinem Silizium umfaßt mehrere, nach einem definierten Schema angeordnete, üblicherweise identische Chips 2, die Schaltungsstrukturen 3, wie beispielsweise einen MOS - Transistor, und eine oder mehrere Metallisierungsebenen 4 enthalten, die typischerweise aus Aluminium, einer Aluminiumlegierung oder anderen Materialien, wie Kupfer oder Wolfram, bestehen und zur elektrischen Isolation von einer Oxidschicht 5, die zu Planarisierungszwecken auch mit Bor und/oder Phosphor dotiert sein kann, umgeben sind. Die oberste Metallisierungsebene 4 kann dabei auch von einer Passivierungsschicht 6 aus beispielsweise Siliziumoxid und Siliziumnitrid bedeckt sein. Weiterhin sind Justagestrukturen zum genauen Zusammenfügen mehrerer Ebenen implementiert (in Fig. 1 nicht gezeigt). Unterhalb der Schaltungsstrukturen 3 weist das Substrat eine Dicke von z.B. 625 µm auf. Dieses Bauelementesubstrat stellt das untere Substrat des mehrlagigen Systems dar (Fig. 1).

Nach Fertigstellung des Bauelementesubstrates 1 wird die Passivierung 6 auf der obersten Metallisierungsebene an bestimmten Meßstellen geöffnet. Danach wer-

den die einzelnen Chips des Substrates einem Funktionstest unterzogen und die defekten Chips gekennzeichnet (z.B. mit einem Tintenstrahl). Anschließend wird erneut eine Passivierungsschicht aufgebracht, um die offenliegenden Meßstellen wieder zu schützen.

Auf die Oberfläche des Substrates 1 wird ganzflächig eine Haftschrift 7 aus einem organischen Material, wie Polyimid oder Photolack, aufgebracht. Diese Haftschrift 7 mit einer Dicke von typischerweise 1 - 2 µm kann außerdem eine Planarisierung der Oberfläche bewirken. Auf die Haftschrift 7 wird schließlich ein Hilfssubstrat 8, wie beispielsweise ein Silizium- oder Quarzwafer, geklebt. Das Hilfssubstrat 8 wird als Handlingsubstrat für die weiteren Prozessschritte verwendet und schützt die Oberfläche des Bauelementesubstrates 1 bei der weiteren Bearbeitung. (Fig. 2).

Danach wird das Bauelementesubstrat 1 durch Ätzen und/oder Schleifen von der Rückseite her gedünnt, so daß die Dicke des Substrates 1 unterhalb der Schaltungsstrukturen 3 nur noch wenige Mikrometer, typischerweise 1 - 5 µm, beträgt. Dabei hängt die gewählte Restdicke auch von der Art der enthaltenen Schaltungen ab.

Ein Trägersubstrat 9, das z.B. aus mono- oder polykristallinem Silizium besteht und eventuell mit einer Isolationsschicht 10, wie Siliziumoxid, bedeckt ist, enthält keine Schaltungsstrukturen. Auf dieses Trägersubstrat 9 wird nun eine Haftschrift 11 aus z.B. Polyimid oder Photolack, aufgebracht (Fig. 3).

Nun wird das Bauelementesubstrat 1 mit dem Handlingsubstrat 8 in einzelne Chips zerteilt. Dies kann dabei mit einem Ätzprozeß, durch Sägen oder mit einem Laser erfolgen. Daraufhin werden die gekennzeichneten, intakten Chips 2 auf das Trägersubstrat 9 in einer vorgegebenen Anordnungsweise nebeneinander aufgebracht. Anschließend wird das Handlingsubstrat 8 durch Abätzen oder Abschleifen entfernt und die freiliegende Haftschrift 7 typischerweise mit einem Sauerstoffplasma oder einem Lösungsmittel ganzflächig entfernt. Nach dem Aufkleben der Chips 2 weist die Oberfläche des Trägersubstrates 9 mit den Bauelementesubstraten 1 nun Gräben zwischen den einzelnen Chips 2 auf, die ein sehr niedriges Aspektverhältnis besitzen. Durch einen Planarisierungsschritt, bei dem die Schicht 12 (z.B. CVD-Oxid) abgeschieden wird, werden diese Gräben nun aufgefüllt und eine ebene Oberfläche erzeugt. Dabei kann die Passivierungsschicht 6 als Stoppschicht für das Rückätzen bzw. Rückschleifen dienen. Das Trägersubstrat 9 mit der aufgetragenen ersten Bauelementeebene läßt sich nun wie ein übliches Siliziumsubstrat mit Standard - Technologiegeräten weiterverarbeiten (Fig. 4).

Ein zweites Bauelementesubstrat 13 umfaßt ebenfalls mehrere, nach einem definierten Schema angeordnete, üblicherweise identische Chips 14, die Schaltungsstrukturen 15, wie beispielsweise einen MOS - Transistor, und eine oder mehrere Metallisierungsebenen 16 enthalten. Dieses Substrat 13 ist im wesentlichen ähnlich aufgebaut wie das erste Bauelementesubstrat 1,

die Schaltungsstrukturen 15 sind aber in der Regel von ihrer Funktion her unterschiedlich. Desweiteren weist das zweite Bauelementesubstrat Vialöcher 17 an den Stellen auf, an denen später die elektrische Kontaktierung zu darunterliegenden Schaltungsstrukturen erfolgen soll. Die Vialöcher 17 sind so tief, daß sie bis unterhalb der Schicht mit Schaltungsstrukturen 15 reichen (Fig. 5).

Auch dieses Bauelementesubstrat 13 wird einem Funktionstest unterzogen, die defekten Chips werden gekennzeichnet, und eine Haftschrift und ein Hilfssubstrat werden in ähnlicher Vorgehensweise aufgebracht. Schließlich wird das Bauelementesubstrat 13 ebenfalls durch Ätzen und / oder Schleifen von der Rückseite her bis an die Vialöcher 17 heran gedünnt. Das zweite Bauelementesubstrat 13 mit dem Handlingssubstrat wird nun in einzelne Chips zerteilt und die gekennzeichneten, intakten Chips 14 werden justiert auf das, mit einer Haftschrift 18 versehene, Trägersubstrat 9 mit der ersten Bauelementeebene 1 aufgebracht. Die Haftschrift 18 mit einer Dicke von typischerweise 1 - 2 µm kann dabei eine Planarisierung der Oberfläche bewirken. Anschließend wird das Handlingssubstrat durch Abätzen oder Abschleifen abgetragen und die freiliegende Haftschrift ganzflächig entfernt. Daraufhin wird nach Abscheidung der Schicht 19 (z.B. CVD-Oxid), ebenfalls ein Planarisierungsschritt durchgeführt, mit dem eine ebene Oberfläche erzeugt wird (Fig. 6).

Danach wird schließlich die vertikale Verbindung 20 zwischen einer Metallisierungsebene 16 der oberen Bauelementeebene (Substrat 13) und einer Metallisierungsebene 4 der unteren Bauelementeebene (Substrat 1) hergestellt. Dazu werden mit einem Photolithographieschritt ein Kontaktloch zu einer Metallisierungsebene 16 der oberen Bauelementeebene und die vorbereiteten Vialöcher 17 bis zu einer Metallisierungsebene 4 der unteren Bauelementeebene geöffnet und durch Metallabscheidung und Strukturierung eine elektrische Verbindung 20 realisiert. Schließlich wird auf die Oberfläche noch eine Passivierungsschicht 21 abgeschieden (Fig. 7).

Die elektrische Kontaktierung kann selbstverständlich auch auf andere Weise realisiert werden, so z.B. bereits beim Aufbringen der Chips auf das untere Substrat mittels vorbereiteter Vorder- und Rückseitenkontakte (vgl. Beschreibungseinleitung: Y. Hayashi et al.).

Soll nun eine weitere Bauelementeebene aufgebracht werden, so wird das bereits realisierte System aus zwei Lagen einem Funktionstest unterzogen und die defekten Chips werden gekennzeichnet. Nachfolgend wird eine Passivierungsschicht ganzflächig abgeschieden, um die Oberfläche zu schützen. Daraufhin wird in der bereits dargestellten Weise eine Haftschrift 22 und ein Hilfssubstrat 23 aufgebracht. Das Trägersubstrat 9 einschließlich der Isolationsschicht 10 und die Haftschrift 11 unter der ersten Bauelementeebene (Substrat 1) werden schließlich z. B. durch Ätzen und / oder Schleifen von der Rückseite her entfernt (Fig. 8).

Das Trägersubstrat kann z.B. auch durch Wegätzen der

Haftschrift 11 entfernt werden und dann erneut als Trägersubstrat für nachfolgende Prozeßschritte eingesetzt werden (Anspruch 4).

Nun wird das Hilfssubstrat 23 zusammen mit den beiden Bauelementeebenen in einzelne Chips (Teilstapel) 24 zerteilt, woraufhin die gekennzeichneten, intakten Chips justiert auf ein neues Trägersubstrat 26, das eventuell mit einer Isolationsschicht 27 und mit einer Haftschrift 28 versehen ist, aufgebracht werden (Fig. 9).

Anschließend werden die Handlingssubstrate 25 (zerteiltes Handlingssubstrat 23) durch Abätzen und / oder Abschleifen abgetragen und die freiliegende Haftschrift 22 ganzflächig entfernt. Danach wird nach Abscheiden der Schicht 29 (z.B. CVD-Oxid) ebenfalls ein Planarisierungsschritt durchgeführt, mit dem eine ebene Oberfläche erzeugt wird. Damit erhält man ein Substrat, welches nur voll funktionsfähige Chips mit zwei Bauelementeebenen enthält (Fig. 10).

In ähnlicher Weise können weitere Bauelementeebenen hinzugefügt werden, wobei jeweils nur funktionsfähige Teilsysteme weiter verarbeitet werden.

#### Patentansprüche

1. Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten mit folgenden Verfahrensschritten:
  - Bereitstellen eines ersten Substrates (1), das auf einer ersten Seite eine oder mehrere fertigungsprozessierte Bauelementeebenen (3) enthält, die nebeneinander eine Vielzahl von unabhängigen Bauelementen oder Schaltkreisen aufweisen, wobei Bauelemente oder Schaltkreise mehrerer Bauelementeebenen Bauelementstapel bilden;
  - Funktionstest der einzelnen Bauelemente, Bauelementstapel oder Schaltkreise des ersten Substrates zur Unterscheidung funktionsfähiger von nicht funktionsfähigen Bauelementen, Bauelementstapeln oder Schaltkreisen;
  - Verbinden des ersten Substrates (1) mit einem Hilfssubstrat (8) auf der ersten Seite;
  - Dünnen oder Entfernen des ersten Substrates (1) auf der Seite, die der ersten Seite gegenüberliegt;
  - Zerteilen des Hilfssubstrates (8) mit den verbundenen Bauelementeebenen zu einzelnen Chips, die jeweils funktionsfähige oder nicht funktionsfähige Bauelemente, Bauelementstapel oder Schaltkreise enthalten;
  - Bereitstellen eines Trägersubstrates (9);
  - Justiertes Aufbringen von Chips (2), die funktionsfähige Bauelemente, Bauelementstapel oder Schaltkreise enthalten, nebeneinander auf das Trägersubstrat (9);
  - Entfernen des Hilfssubstrates (8);

- Aufbringen zumindest einer weiteren Bauelementeebene auf die Bauelementeebenen des Trägersubstrates.
2. Verfahren nach Anspruch 1, 5  
**dadurch gekennzeichnet,**  
 daß das Aufbringen der weiteren Bauelementeebene folgende Verfahrensschritte umfaßt:
- Bereitstellen eines zweiten Substrates (13), das 10  
 auf einer zweiten Seite eine oder mehrere fertigprozessierte Bauelementeebenen (15) enthält, die nebeneinander eine Vielzahl von unabhängigen Bauelementen oder Schaltkreisen aufweisen, wobei Bauelemente oder 15  
 Schaltkreise mehrerer Bauelementeebenen Bauelementstapel bilden;
  - Funktionstest der einzelnen Bauelemente, Bauelementstapel oder Schaltkreise zur Unterscheidung funktionsfähiger von nicht 20  
 funktionsfähigen Bauelementen, Bauelementstapeln oder Schaltkreisen;
  - Verbinden des zweiten Substrates (13) mit einem Hilfssubstrat auf der zweiten Seite;
  - Dünnen oder Entfernen des zweiten Substrates 25  
 (13) auf der Seite, die der zweiten Seite gegenüberliegt;
  - Zerteilen des Hilfssubstrates mit den verbundenen Bauelementeebenen zu einzelnen Chips, die jeweils funktionsfähige oder nicht funktionsfähige Bauelemente, Bauelementstapel oder 30  
 Schaltkreise enthalten;
  - Justiertes Aufbringen von Chips, die funktionsfähige Bauelemente, Bauelementstapel oder 35  
 Schaltkreise enthalten, nebeneinander auf die Bauelementeebenen des Trägersubstrates (9);
  - Entfernen des Hilfssubstrates;
  - Herstellen der elektrischen Kontakte zwischen den Bauelementen, Bauelementstapeln oder 40  
 Schaltkreisen der aufgebrachten Chips und den Bauelementen, Bauelementstapeln oder Schaltkreisen auf dem Trägersubstrat, wobei dieser Verfahrensschritt bereits beim Aufbringen der Chips erfolgen kann. 45
3. Verfahren nach Anspruch 1 oder 2, 50  
**dadurch gekennzeichnet,**  
 daß zum Aufbau einer dreidimensionalen integrierten Schaltung mit mehr als zwei Bauelementeebenen das Verfahren mehrmals nacheinander durchgeführt wird, wobei als erstes Substrat bei jeder wiederholten Durchführung des Verfahrens das Trägersubstrat mit den aufgebrachten Bauelementeebenen verwendet wird, das durch die jeweils 55  
 vorhergehenden Verfahrensschritte bereitgestellt wird.
4. Verfahren nach Anspruch 3,  
**dadurch gekennzeichnet,**
5. Verfahren nach einem der Ansprüche 1 bis 4, 5  
**dadurch gekennzeichnet,**  
 daß das Hilfssubstrat über eine Haftschrift mit dem ersten und/oder dem zweiten Substrat verbunden wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, 10  
**dadurch gekennzeichnet,**  
 daß die Chips mittels einer Haftschrift auf das Trägersubstrat oder auf Bauelementeebenen des Trägersubstrates aufgebracht werden.
7. Verfahren nach Anspruch 5 oder 6, 15  
**dadurch gekennzeichnet,**  
 daß eine Haftschrift mit passivierenden Eigenschaften verwendet wird.
8. Verfahren nach einem der Ansprüche 5 bis 7 20  
**dadurch gekennzeichnet,**  
 daß eine Haftschrift verwendet wird, die eine Planarisierung der Oberfläche bewirkt.
9. Verfahren nach einem der Ansprüche 1 bis 8, 25  
**dadurch gekennzeichnet,**  
 daß Gräben, die nach dem justierten Aufbringen der einzelnen Chips zwischen diesen entstehen, planarisiert werden.
10. Verfahren nach einem der Ansprüche 2 bis 9, 30  
**dadurch gekennzeichnet,**  
 daß das Herstellen der elektrischen Kontakte zwischen den Bauelementen, Bauelementstapeln oder Schaltkreisen der aufgebrachten Chips und den Bauelementen, Bauelementstapeln oder Schaltkreisen des Trägersubstrates über Kontakt- und/oder 35  
 Vialöcher (17) erfolgt.
11. Verfahren nach einem der Ansprüche 1 bis 10, 40  
**dadurch gekennzeichnet,**  
 daß das Dünnen des ersten und/oder zweiten Substrates mittels Ätzen und/oder Schleifen erfolgt.
12. Verfahren nach einem der Ansprüche 1 bis 11, 45  
**dadurch gekennzeichnet,**  
 daß das Entfernen des ersten und/oder zweiten Substrates und/oder des Hilfssubstrates durch Wegätzen einer Haftschrift zwischen dem jeweiligen Substrat und den Bauelementeebenen erfolgt.
13. Verfahren nach einem der Ansprüche 1 bis 12, 50  
**dadurch gekennzeichnet,**  
 daß ein Trägersubstrat und/oder ein Hilfssubstrat aus Halbleitermaterial, Quarz oder Glas verwendet wird.

14. Verfahren nach einem der Ansprüche 1 bis 13,  
dadurch gekennzeichnet,  
daß ein SOI-Substrat als erstes und/oder als zweites Substrat verwendet wird.

5

10

15

20

25

30

35

40

45

50

55




Fig. 1




Fig. 2




Fig. 3




Fig. 4




Fig. 5




Fig. 6




Fig. 7




Fig. 8




Fig. 9




Fig. 10



Europäisches  
Patentamt

# EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung  
EP 95 11 3435

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.6)
X	EP-A-0 531 723 (IBM) * Ansprüche 1,7,16,20; Abbildung 3I *	1	H01L25/065 H01L21/98
A	---	3,5,6, 10-12,14	
A	DE-C-43 14 913 (SIEMENS) * Ansprüche 1-3,6; Abbildung 2 *	1,3,5,6, 10-12,14	
A	INT. ELECTRON DEVICES MEETING, 8. Dezember 1991, WASHINGTON Seiten 657 - 660 Y. HAYASHI ET AL. 'a new three dimensional ic fabrication technology, stacking thin film dual-cmos layers'		
A	MICROELECTRONIC ENGINEERING, Bd.15, Nr.1/4, Oktober 1991, AMSTERDAM Seiten 167 - 174 T. MORIYA ET AL. 'RESULTS of the three-dimensional integrated circuits project in japan'		
	-----		
			RECHERCHIERTE SACHGEBIETE (Int.Cl.6)
			H01L
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort DEN HAAG		Abschließdatum der Recherche 22. Dezember 1995	Prüfer De Raeve, R
KATEGORIE DER GENANNTEN DOKUMENTE X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : mündliche Offenbarung P : Zwischenliteratur		T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus andern Gründen angeführtes Dokument A : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument	

EPO FORM 150 (01.01.1993)